VHDL ist eine Hardwarebeschreibungssprache, die dem Entwurf überwiegend digitaler Hardwarekomponenten dient. In größeren Systemen kommen diese vor allem in eingebetteten Systemen der Computertechnik zur Anwendung. Das Lehrbuch ‚VHDL-Synthese‘ gibt eine Einführung in VHDL-Modellierungskonzepte von ausgewählten Funktionselementen. Den synthesefähigen CPLD- bzw. FPGA-Beschreibungen werden soweit erforderlich digitaltechnische bzw. Systemtheoretische Entwurfsprinzipien zur Seite gestellt. Unterstützend zum Verständnis von Modellierungstechniken werden Timingsimulationen und detaillierte Analysen der Syntheseergebnisse dargestellt. Zur Vertiefung des Themas dienen außerdem Kapitel zu RISC-Prozessoren, digitalen Filtern und zur numerischen Integration von Differentialgleichungssystemen. In der 7. Auflage des Buches wurden die VHDL-Simulationen, die Schaltpläne der Syntheseergebnisse sowie die Post-Place&Route Timingsimulationen aktualisiert.
Walter de Gruyter GmbH & Co. KG
