Implementieren leicht gemacht: Flexible Powerlink-Slave- Anschaltungen

Grundsätzlich lässt sich Powerlink als reine Softwarelösung verwenden, bei der das Protokoll direkt auf dem Applikationsprozessor integriert und zur Busanbindung ein Standard-Ethernetcontroller verwendet wird. Wie auch bei anderen Echtzeitsystemen werden für anspruchsvolle Anforderungen Coprozessor-Lösungen für die Slave-Anschaltung benötigt. Hier stehen unterschiedliche Konzepte mit verschiedenen Hardware-Architekturen bereit, mit denen sich alle Leistungsklassen abdecken lassen und die in Abhängigkeit von geplanten Stückzahlen und geforderter Kompatibilität die jeweilig wirtschaftlichste Lösung bieten. Verfügbar ist zudem ein fertiges IP für Altera- und Xilinx-FPGAs, das einen MAC, einen Mehrport-Hub und einen integrierten Prozessor mit dem Powerlink-Stack umfasst. Die Lösung bietet Anwendern alle benötigten Funktionen, um eine hochperformante Anbindung für Powerlink-Slaveanbindung nach eigenen Bedürfnissen zu gestalten. Bei Powerlink-Slaves können Anwender entweder den Powerlink-Stack auf dem Applikationsprozessor implementieren oder auf dafür ausgelegte Kommunikationshardware zurückgreifen. Für die Powerlink-Implementierung beim Slave reicht das Spektrum von betriebsbereiten Evaluationsboards oder Singleboards in Piggyback-Ausführung für die Entwicklung von Prototypen oder Serien mit niedriger Stückzahl bis zu optimierten Chip-Lösungen auf FPGA-Basis, die das Protokoll sowie die Anwendungssoftware komplett enthalten. Die verschiedenen Angebote unterscheiden sich hinsichtlich ihrer Flexibilität sowie des gewünschten Kostenmodells: Multi-Protokoll-Lösungen kommen dem Bedürfnis von Komponenten-Herstellern entgegen, eine einheitliche Hardwareplattform zu verwenden, die offen für unterschiedliche Industrial-Ethernet-Lösungen ist und die eine Entscheidung für einen Feldbus erst bei der Auslieferung der Produkte verlangt. In der Regel sind sie teurer als dedizierte Powerlink-Only-Lösungen. Bei Multi-Protokoll-Asics ist das gesamte Systemdesign in einem Chip untergebracht. Vorteile liegen in der definierten Schnittstelle zwischen Kommunikationsprozessor und Applikationsprozessor, zu den Nachteilen zählen die feste Vorgabe der Programmierschnittstelle und gegebenenfalls höhere bzw. stückzahlabhängige Hardwarekosten. Auch Multi-Protokoll-FPGA-Lösungen bieten Flexibilität beim Einsatz verschiedener Protokolle. Im Gegensatz zu Asic-Lösungen lässt sich die API beeinflussen. Zu beachten ist hier, dass sich die Hardwarekosten nach dem Ressourcenbedarf des jeweilig anspruchsvollsten Protokolls richten. Eine preisgünstigere Alternative bieten Powerlink-Only-FPGA-Lösungen, die hinsichtlich des Interfaces flexibel sind. Die kostengünstigste Variante der Slave-Anbindung sind einfache 32Bit-CPUs mit internem RAM und internem Flash. Dabei werden sogar Preise anderer Asic-basierter Protokollen unterboten und dennoch die Flexibilität und Offenheit eines Standard-Mikroprozessors beibehalten. Allen gemeinsam ist, dass die Applikations- und Kommunikationssoftware flexibel miteinander verbunden sind, z.B. über Dual Port RAM oder ein serielles Interface. FPGA-basierte Anschaltung Die physikalische Anschaltung (Layer 1) wird bei Powerlink, wie bei allen Ethernet-konformen Systemen, mit RJ45- oder M12-Buchsen, Übertragern und Standard-PHY-Bausteinen realisiert. Obwohl für typische Ethernet-Infrastrukturen oft die Stern-Topologie gewählt wird, erfordern Feldbusse im industriellen Umfeld meist eine Linientopologie. Dafür ist die Integration eines Hubs in jeden Powerlink-Knoten nötig, der sich generisch auf Grundlage eines FPGA gestalten lässt. Eine Signalverzögerung von unter 500ns, wie sie die Spezifikation fordert, wird dabei gut erreicht, indem MII und Hub-Logik auf dem FPGA vereint werden. Dieses Modell geht davon aus, dass die CPU des Controlled Nodes (CN), auf dem sowohl Powerlink-Stack als auch die Firmware des Gerätes implementiert sind, über einen integrierten Ethernet Media Access Controller (EMAC) verfügt. Der Powerlink-Hub ist ein generischer Hub in VHDL (Very High Speed Integrated Circuit Hardware Description Language), der auf FPGAs und CPLDs (Complex Programmable Logic Device) zum Einsatz kommen kann. Er ist konform zum IEEE-Standard 802.3u und unterstützt 100MBit Halbduplex-Verbindungen. Mit einer Durchlaufzeit von unter 390ns liegt er dabei weit unter dem Wert, der vom Standard gefordert wird. Auf der nächsten Stufe integriert das FPGA neben dem Hub auch den EMAC. Der EMAC ist in VHDL realisiert und für Powerlink und den Einsatz auf Altera- und Xilinx-FPGAs optimiert. Durch mehrere vorbereitete Sendepuffer und die Möglichkeit des automatischen Antwortens auf Powerlink-Datenpakete direkt in der Hardware werden extrem kurze Antwortzeiten erreicht. Spezielle Empfangsfilter entlasten die Software, weil sie Powerlink-Nachrichten im MAC-Controller vorfiltern und nur die Datenpakete weiterleiten, die für die verarbeitende Software interessant sind. Die Empfangspuffer speichern also nur die entsprechend der Konfiguration ausgewählten Pakete und entlasten die CPU von der Bearbeitung nicht relevanter Datenpakete. Der Powerlink-MAC arbeitet mit dem im FPGA integrierten Microprozessor zusammen. Zur Ankopplung wird ein 32bit breites Bus-Interface verwendet. Der Powerlink-MAC ist eine eigenständige Baugruppe, die mit dem steuernden Prozessor über Register für Steuer- und Statusinformationen, einen Dual-Ported-Speicher als Paketpuffer und ein Interrupt-Request-Signal gekoppelt ist. Weiterhin ist ein separates Ausgangssignal verfügbar, das ein eintreffendes SoC-Paket signalisiert. Die FPGA Soft-CPU übernimmt sowohl das Abarbeiten des integrierten Powerlink-Protokolls als auch die Anwendungssteuerung. Der CPU-Softcore wird durch C-Programme gesteuert. Da die Bibliothek komplett in ANSI-C geschrieben ist, lässt sie sich mit jedem zu dieser Sprache konformen Compiler übersetzen. Einfacher I/O-Slave In einfachen I/O-Slaves (CN) werden die Ein-/Ausgänge direkt auf die FPGA-I/O-Pins verdrahtet. Die Ein- und Ausgangssignale werden intern direkt in das Objektverzeichnis geschrieben bzw. aus dem Objektverzeichnis auf die Ausgangsports gespiegelt. Dabei können z.B. Eingangssignale auch von der FPGA-Hardware \’vor- oder nachbearbeitet\‘ werden. So lassen sich etwa schnelle Zähler (SSI-Signale) oder PWM-Signale einfach in der bestehenden FPGA-Hardware realisieren. Die integrierte Applikation Die interne FPGA-Softcore-CPU kann auch noch parallel einen Applikationstask bearbeiten. Die beiden Prozesse (Powerlink-Kommunikation und Applikation) werden einfach über eine Soft-API verbunden. Auch hier kann die FPGA-Hardware Vorverarbeitungsaufgaben auf Applikationsseite übernehmen. Kommunikations-Coprozessor Für zeitkritische Applikationen wie Motion-Control-Anwendungen und Regelschleifen, die Reaktionszeiten im unteren µ-Sekundenbereich erfordern, wird für die Echtzeitkommunikation ein Coprozessor benötigt. Die Lösung besteht in dem beschriebenen FPGA, das den Hub, den Powerlink-MAC sowie die Soft-CPU zu einem Coprozessor für Kommunikationsaufgaben integriert. Dieser wird durch ein Dual-Ported-RAM-Interface mit der Applikations-CPU des CN verbunden. Beide Controller arbeiten auf diese Weise ihre zeitkritischen, zentralen Aufgabengebiete ab, was in jeweiligen Bereichen zu sehr schnellen Reaktionszeiten führt. Die Bereitstellung eines FPGA-basierten Coprozessors für Kommunikationsaufgaben bietet eine flexible Lösung. Der Kommunikationsprozessor bildet dabei das Objektverzeichnis komplett im RAM ab. Damit wird der übergeordnete Prozessor von der gesamten Powerlink-Kommunikation entlastet. Für die Applikation steht eine Beispiel-Software-API (Applikations-Interface) zur Verfügung. Als Schnittstelle zum Kommunikationsprozessor stehen verschiedene Optionen zur Verfügung: ein Serial Peripheral Interface (SPI) oder ein paralleles Interface für 8 oder 16Bit. Kostenbetrachtung Bei Powerlink liegen die Hardware-Kosten für Slave-Schnittstellen um bis zu 45% niedriger als bei Industrial-Ethernet-Systemen mit vergleichbarer Leistung. Abzüglich der Hardware wie Stecker, Trafo und PHY, die ohnehin für die Anschaltungen bei jedem Ethernet-System benötigt werden, lassen sich prozessorbasierte Powerlink-Lösungen heute schon mit Hardware-Kosten von weniger als 4E realisieren. Powerlink ist das offenste Echtzeit-Ethernet-Protokoll am Markt. Die Implementierung von Powerlink gestaltet sich also einfach. Entwicklern stehen zudem eine Reihe von Open-Source-Komponenten vom Software-Stack über Konfigurationssoftware bis hin zum VHDL-Code für FPGAs zur Verfügung. Wer sich nicht selbst an die Arbeit machen will, kann auf Dienstleister zurückgreifen, die auf die Implementierung von Echtzeit-Ethernet-Protokollen spezialisiert sind und auch Multi-Protokoll-Lösungen bieten. Eine Übersicht dazu und weiterführende Informationen sind im Internet verfügbar. Kasten: FPGAs als Basis für Controlled Nodes (Slaves) Seit mehr als zehn Jahren werden FPGAs kommerziell in der Telekommunikation und als Teil der Internet-Infrastruktur zur Verarbeitung von Ethernetdaten eingesetzt, z.B. in Routern oder Switches. FPGAs sind für die Entwicklung von industriellen Ethernetsystemen geeignet, weil sie die Vorteile von Mikrocontrollern und ASICs vereinen, ohne die jeweiligen Nachteile mit sich zu bringen: – Soft-CPUs ermöglichen die flexible und kostengünstige Integration komplexer Hardware- und Softwarefunktionalität in einem hochintegrierten Baustein. – Hohe Wiederverwendbarkeit und somit Zukunftssicherheit eines Designs durch gute Skalierbarkeit und Kompatibilität der Lösung. – Kurze Time-to-Market bei niedrigen Entwicklungskosten. Technologie bleibt für den Entwickler transparent, weil die Schwierigkeiten der steigenden Integrationsdichte durch den FPGA-Hersteller getragen werden. – Einheitliche Prototyping- und Zielplattform: Der Aufbau einer Testumgebung mit den dazugehörigen Testbenches erfolgt entwicklungsbegleitend. Neben VHDL-Simulationen sind frühzeitige Feldtests und \’Hardware in the Loop\‘-Simulationen möglich. – Der Einsatz von FPGAs ermöglicht effizientes Hardware/Software-Codesign und dadurch eine späte Entscheidung, was in Software bzw. in Hardware realisiert wird. Durch Rekonfigurierung des Bausteins kann auch der Hardwareanteil nachträglich geändert werden. – Das Preis-/Leistungsverhältnis der FPGA-Bausteine macht mittlerweile selbst den Einsatz bei großen Stückzahlen interessant. So ändert sich der Status vom exklusiven High-End Prototyping Device hin zur massentauglichen Ausführungsplattform. Durch ihre Rekonfigurierbarkeit ermöglichen FPGAs sogar die Implementierung verschiedener Ethernetprotokolle zu unterschiedlichen Zeitpunkten auf ein und derselben FPGA-Plattform.